Xilinx DCM


Xilinx DCM

Xilinx DCMの利用方法です。VHDLでの手順となります。

  • ISEのProject – New Source を選択します。New Source Wizard の IP を選択します。File Name にファイル名を入力します。
  • Single DCM_SPを選択します。
  • Inst_ … を選択して View HDL Instantiation Template を選択します。
  • vhi ファイルの COMPONENT … End COMPONENT; の部分を、使用する vhd ファイルの architecture … of … is の後に貼り付けます。
  • vhi ファイルの Inst_ … ); の部分を、使用する vhd ファイルの architecture の begin の後に貼り付けます。
  • プロジェクトの ucf ファイルに GCLK, RHCLK, LHCLK のピンに対する記述を追加します。NET “clk” LOC=”xx” (xxは対応するピン)など
  • プロジェクトのvhd ファイルに追加した Inst_ の箇所の CLK_IN => の箇所を修正します。CLK_IN => clk などに変更、追加します。使用しないものは open に変更します。CLK0_OUT, CLKFX_OUT などには新たに入力に使用する signal を設定します。
  • process (clk) をCLK0_.. で設定した signal に変更します。

この記事は作成中です。

投稿日: 2013年6月10日 カテゴリー: FPGA タグ: , , , , , | パーマリンク コメントする.

コメントを残す

以下に詳細を記入するか、アイコンをクリックしてログインしてください。

WordPress.com ロゴ

WordPress.com アカウントを使ってコメントしています。 ログアウト / 変更 )

Twitter 画像

Twitter アカウントを使ってコメントしています。 ログアウト / 変更 )

Facebook の写真

Facebook アカウントを使ってコメントしています。 ログアウト / 変更 )

Google+ フォト

Google+ アカウントを使ってコメントしています。 ログアウト / 変更 )

%s と連携中

%d人のブロガーが「いいね」をつけました。